I-RA-HOME

  1. Kurzbeschreibung
  2. Optimierung durch Befehlsdekodierung und Befehlsspeicher
  3. Optimierung durch Cache-Speicher
  4. Die Pentium II CPU von Intel
  5. Kurzbeschreibung
  6. Testfragen und Übungsaufgaben


RECHNERARCHITEKTUR WS 0203 - Vorlesung mit Übung
VL11: Mikroarchitektur VII: Optimierungen2/ Pentium II

                      Achtung : Skript gibt nur einen kleinen Teil der mündlichen Vorlesung wieder !!!
AUTHOR: Gerd Döben-Henisch
DATE OF FIRST GENERATION: Dec-04, 2002
DATE OF LAST CHANGE: Dec-19, 2002
EMAIL: Gerd Döben-Henisch



1. Kurzbeschreibung


In der Vorlesung wurden die Überlegungen zu möglichen Optimierungsmassnahmen durch Vorstellen der Befehlsdekodierung und der Einführung zusätzlicher Cache-Speicher abgeschlossen. Es folgte dann ein erster Ausblick auf eine konkrete CPU, nämlich auf den Pentium-II Chip von Intel.


START



2. Optimierung durch Befehlsdekodierung und Befehlsspeicher




mic4

Simulator mic4 mit 7-stufiger Pipeline




START



3. Optimierung durch Cache-Speicher




caches

Mehr als ein Cache: Level 1 -3





caches2

Direkt abgebildeter Cache





caches3

Teilassoziativer 4-Wege-Cache




START



4. Die Pentium II CPU von Intel




sec

SEC des Pentium II





pIIPins

Pinbelegung des Pentium II





pipeline

Pentium II Pipelining





7stufen

mic4: 7-stufige Pipeline





pipelinesuperskalar

Superskalare Pipeline





p2

Pentium II Überblick





p2ifu

Pentium II IFU und DECODE





p2dispatch

Pentium II DISPATCH/EXECUTE




START



5. Testfragen und Übungsaufgaben


In den Übungen


START